VHDL (5 op)

Arviointiasteikko

H-5

Sisällön jaksotus

VHDL programming
Course duration 2.9.2019 - 13.12.2019
Topics:
- VHDL
- combinatorial logic
- sequential logic
- state machines
- FPGA
After completing the course the student:
- can design and implement digital logic using VHDL language
- knows basic principles of FPGA technology and related tools

Tavoitteet

After completing the course the student:
- can design and implement digital logic using VHDL language
- knows basic principles of FPGA functionality.

Sisältö

- VHDL
- combinatorial logic
- sequential logic
- state machines
- FPGA

Oppimateriaalit

Will be informed at the beginning of the course

Opetusmenetelmät

Lectures
Exercises
Self study
Project work
Written exam

Tenttien ajankohdat ja uusintamahdollisuudet

Exam 1: 4.12.
Exam 2: 11.12.
Exam 3: TBD

Toteutuksen valinnaiset suoritustavat

None

Opiskelijan ajankäyttö ja kuormitus

Contact teaching / lectures 12*1h
Contact teaching / lab work 12*3h
Project work xx hours, TBD
Self studying xx hours, TBD

Arviointimenetelmät ja arvioinnin perusteet

Exam 30%
Lab exercises 30%
Project work 40%

Hylätty (0)

Less than x% of exercises completed
OR
Less than x points in exam
OR
Project work not submitted

Arviointikriteerit, tyydyttävä (1-2)

To be defined

Arviointikriteerit, hyvä (3-4)

To be defined

Arviointikriteerit, kiitettävä (5)

To be defined

Esitietovaatimukset

Elektroniikan ja tiedonsiirron perusteet

Lisätiedot

Basic skills in programming (any language) is mandatory
Basic skills in electronics is recommended